在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1648|回复: 0

[原创] Xilinx FPGA入门连载73:波形发生器之IP核CORDIC(正弦波)配置

[复制链接]
发表于 2016-4-24 18:44:55 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
Xilinx FPGA入门连载73:波形发生器之IPCORDIC(正弦波)配置

特权同学,版权所有

配套例程和更多资料下载链接:

http://pan.baidu.com/s/1jGjAhEm

1.jpg


1 新建源文件

打开ISE工程,如图所示,在“Design à Implementation à Hierarchy”中的任意位置单击鼠标右键,弹出菜单中选择“New Source..”。

2.jpg

在“New Source Wizard”中,做如图所示的设置。


Select Source Type”中选择新建文件类型为“IP(CORE Generator & Architecture Wizard)”。


File name”即文件名,我们命名为“sin_controller”。


Location”下面输入这个新建文件所存放的路径,我们将其定位到工程路径下的“ipcore_dir”文件夹下。


勾选上“Add to project”。

3.jpg


完成以上设置后,点击“Next”进入下一步。


2 IP选择

在“Select IP”页面中,如图所示,我们在“Viewby Function”下面找到“Math Functions à CORDIC à CORDIC”,单击选中它,接着点击“Next”进入下一步。

4.jpg


弹出“Summary”页面后,点击“Finish”即可。


3CORDIC配置


弹出的第1个页面中,如图所示,“FunctionalSelection”选择“Sin and Cos”;“Architectural Configuration”选择“Parallel”;“PipeliningMode”选择“Maximum”,然后点击“Next”到下一个配置页面。

5.jpg


弹出的第2个页面中,如图所示进行配置,然后点击“Next”到下一个配置页面。


Phase Format”选择“Scaled Radians”,表示我们输入给IP核模块的相位是-1+1的数据,IP核内部会自动再乘以pi得到相位。若选择“Radians”,则输入给IP核模块的相位是-pi+pi的数据。


“Input Width”输入“16”bit,这16bit的高3位代表整数部分,第13bit代表小数部分,因此代表-1到+1的一个周期就是16'he000到16'h2000。

● “Output Width”输入“12”bit,这12bit的高2bit代表整数部分,低10bit代表小数部分。Sin输出的范围是-1到+1,即12'hc00到12'h400。

● “Round Mode”选择默认的“Truncate”。

6.jpg


弹出的第3个页面中,如图所示,务必勾选“CoarseRotation”和“Y OUT”。

7.jpg


完成设置后,点击“Generate”生成IP核。





您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 21:24 , Processed in 0.029627 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表