arm cortex m0/3的可靠性

花满蹊 · 发表于 2016-4-13 20:53:19

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

arm的cortex-m系列作为工业界用的最多的cpu，有没有考虑它的可靠性呢？也就是硬件对于软件的容错性。这个问题可以理解为：CPU的硬件部分，作为数字电路的一部分，往往是比较稳定的；但是程序是存在memory当中的，在极端环境下，memory更容易出现可靠性的问题，一旦出了某种可靠性问题，需要CPU能够进行识别并进行保护。例如：某些情况下导致栈溢出的问题，是可以用栈底和站顶的检查来解决的。还有别的问题，或者说CPU的硬件还有什么手段能够防止这种可靠性的问题？
期待专业回答。
谢谢！

花满蹊 · 发表于 2016-4-13 20:54:00

顶~~~~~

designstart · 发表于 2016-11-21 00:24:32

回复 1# 花满蹊

期待专业回答。

McuPlayer2013 · 发表于 2016-11-29 08:10:09

一般是通过提高抗干扰，重要的应用可以对MEM做ECC校验，需要增加一些额外的辅助校验Memory

samssmarm · 发表于 2017-12-16 15:49:44

内存加ecc保护

zhangbin1992031 · 发表于 2019-1-27 16:26:01

1、假设存在flash中的代码都错了，cpu是无法知道如何错的，它只负责取指，译码，执行；不像是数据传输类的带着编码/译码，加扰/解扰，校验纠错等功能模块
2、当CPU执行的代码出错了，可能会导致CPU跳转到一个错误的地址取一个错误的代码，然后执行一个错误的指令，当CPU识别不了这条代码，或者说违反了CPU的执行规则，会根据manual上规定的异常，从中断向量表中找到对应异常处理的入口地址，如果用户预测到了这种case，就在处理程序中加上自己想要的应对方案就可以了；比如说：出现错误后，跳转到复位函数，重新从零执行程序

工大鱼肉 · 发表于 2019-4-30 14:26:52

FLASH和MEM都可以做ECC的，按照需求制定不同级别的纠错机制
寄存器可以做三模冗余
std也可以用自己的库，进行加固

[求助] arm cortex m0/3的可靠性

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3