在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4790|回复: 4

[求助] HSpice子电路定义

[复制链接]
发表于 2016-4-5 09:43:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
各位大侠,我最近在学习HSpice netlist的编写方法,碰到一个子电路定义的语句没有看懂,还请各位帮我解释一下。
子电路的编写如下:

.subckt NCH0 D G S B <para. value>
M1 D G S B NCH <para. value>
.ends NCH0

使用到的MOS模型文件如下:

.LIB MOS

.MODEL nch.1 NMOS(para. value)
.MODEL nch.2 NMOS(para. value)
.MODEL nch.3 NMOS(para. value)

.ENDL MOS

我的疑问是在自电路的定义中用到的NCH对应了LIB中哪个NMOS?nch.1, nch.2和nch.3之间的关系是什么?
发表于 2016-4-5 20:13:02 | 显示全部楼层
可能是分段模型, 一般会根据管子的尺寸范围自动选择对应的模型.
发表于 2016-4-5 21:38:30 | 显示全部楼层
这是分段模型,网表中的模型名写“nch”就可以了,hspice会根据管子的宽和长自动匹配
 楼主| 发表于 2016-4-15 13:23:33 | 显示全部楼层
回复 2# david_reg 回复 3# asdmnbvc
谢谢两位的回复,我看了一下nch.1.2.3的定义,三个模型对w进行了分段,确实是如你们所说的那样。
发表于 2017-6-4 23:36:29 | 显示全部楼层
谢谢讲解
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 05:02 , Processed in 0.022199 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表