在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1742|回复: 3

[求助] 请教关于lvs中nfet的问题

[复制链接]
发表于 2016-4-3 21:07:01 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
在做数字版图的LVS的时候,某个stand cell内部的一个nfet,在layout中是0.381,在source cdl中是两根管子,一个0.265,一个0.116,加起来正好等于0.381,工具认为这种情况不匹配,这个是在lvs中可以有什么设置吗?我用的GF28的工艺
发表于 2016-4-4 05:49:37 | 显示全部楼层
比较奇怪,按理说应该是简单pass才对,看看rule deck有提到么
发表于 2016-4-5 21:21:28 | 显示全部楼层
并联的么? LVS REDUCE * PARALLEL * 应该是这一类的命令
发表于 2016-4-5 22:34:40 | 显示全部楼层
lvs reduce split gate yes(NO)
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 17:24 , Processed in 0.024638 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表