回复 1# X86CPU
您好：
我是空军工程大学电子与通信工程专业一名硕士研究生（2016届应届毕业生），很高兴看到贵公司的招聘信息。
我这边主要是做通信系统或者说是做软件无线电接收机（GPS/北斗接收机 基带信号处理），以及与其相关算法的设计、论证、FPGA实现等。包括调制解调、数字混频（DDC/DUC）、数字滤波、算法实现、以及一些简单的编解码，使用的开发平台是Xilinx ISE Design Suite 14.4，MATLAB做辅助开发设计和测试验证。但是目前我在turbo、LDPC码FEC（前向纠错）方面仍无法取得突破。
（对于XilinxFPGA而言）在同一个系统中，VHDL与Verilog可以进行混合编程，可以使用VHDL调用/例化Verilog，也可以使用Verilog调用/例化VHDL，在同一个系统中可以实现VHDL与verilog完美无缝对接。。因此VHDL与Verilog对于FPGA设计实现来讲，是统一的。学习任何一门语言即可，只要学得好就行。我个人认为，Verilog与VHDL相比，除了语法简单、代码短小外就没有什么优势了，而vhdl语法就比较严格了，代码显得有些冗长，但是ISE 可以自动生成Verilog/VHDL模板，调用/例化非常简单。 lovegiving
目前FPGA编程的语言有VHDL,verilog,system verilog,systemC,impluseC，其中本人比较熟悉的是VHDL，在同一个系统中可以使用VHDL调用例化verilog模块，也可以采用verilog调用例化VHDL模块，在同一个系统中可以实现VHDL与verilog完美无缝对接。因此，觉得二者对于CPLD/FPGA设计实现是统一的。Lovegiving
随着EDA技术的发展，使用硬件语言设计PLD/FPGA成为一种趋势。目前最主要的硬件描述语言是VHDL和Verilog HDL及System Verilog。 VHDL发展的较早，语法严格；而Verilog HDL是在C语言的基础上发展起来的一种硬件描述语言,语法较自由；System Verilog可以看做是Verilog HDL的升级版本，她更接近C语言且支持多维数组。 VHDL和Verilog HDL两者相比，VHDL的书写规则和语法要求很严格，比如不同的数据类型之间不容许相互赋值而需要转换，初学者写的不规范代码一般编译会报错；而 Verilog则比较灵活，而灵活在某些时候综合的结果可能不是程序员想要的结果。90年代后期，一个叫Co-Design的公司尝试扩展Verilog，增强其更高抽象级别的描述能力和用于的验证能力，这一工作产生了我们现在看到的SystemVerilog | 
/3 
eetop公众号
创芯大讲堂
创芯人才网
楼主
发表于 2016-4-24 18:07:41
