ise综合优化

BSXYZYC · 发表于 2016-1-12 09:48:25

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 BSXYZYC 于 2016-1-12 09:50 编辑

在ISE里面，将verilog语言综合后，下载到FPGA里面去验证的时候，发现一个问题：将某些信号拉出来做测试引脚时，会造成电路工作不正常，而将其去掉则电路不受影响。求助大虾们，有碰见过这种问题吗，我现在已经将ISE里面的某些优化选项去掉了，但是问题依旧在，请大虾不吝赐教，感谢万分！悬赏一百信元