JTAG边界扫描测试接口简介

凌阳教育 · 发表于 2015-12-14 20:27:23

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

“JTAG边界扫描”或IEEE1149标准是由测试联合行动组JTAG开发的针对PCB的标准测试访问接口和边界扫描结构的标准。这个标准描述了一个用于数字电路进行测试的接口，因此在VLSI测试中有所应用，它们是arm处理器调试的基础。

1.
JTAG接口及结构

JTAG边界扫描测试接口的一般结构如图所示。核逻辑与引脚之间的所有信号都可以被串行的扫描路径所截取。在正常工作模式下，扫描路径能将逻辑核连接到引脚上；在调试模式下，扫描路径能够被读取原始数据代替。所谓边界扫描就是将芯片内部所有引脚通过边界扫描单元串接起来，测试信号从JTAG的TDI引入，从TDO引出。

JTAG边界扫描结构

2.
JTAG边界扫描测试信号

支持这个测试标准的芯片必须提供5个专用信号接口：

TRST 测试复位输入，用于测试接口的初始化。

TCK 测试时钟，独立于在任何系统时钟，用于控制测试接口的时序。

TMS 测试模式选择信号，控制测试接口状态机的操作。

TDI 测试数据输入，给边界扫描链或指令寄存器提供数据。

TDO 测试数据输出。输出边界扫描链的采样值，在芯片串行测试时将数据传送个下一个芯片。

3.
TAP控制器

测试访问端口控制器，控制测试接口的操作。这是一个由TMS控制状态转换的状态机，其状态转换图如图所示。所有状态都有2个出口，因此转换可由一个信号TMS的2个状态控制。状态转换图中2个主要路径分别是控制数据寄存器和指令寄存器的操作。

测试访问接口控制器状态

4.
数据寄存器

特定芯片的行为由测试指令寄存器的决定。测试指令寄存器可用来选择各种不同的数据寄存器。

器件标识寄存器：读出固定在芯片内的识别码。

旁路寄存器：将TDI经过一个时钟周期的延迟连接到TDO，使测试台可快速访问同一电路板上测试环路中的另一个硬件。

边界扫描寄存器：截取核逻辑与引脚之间的所有信号，它由一个个寄存器位组成，如图中连接到核逻辑的方块所示。

芯片上还可以有一些其他存储器，用于其他功能的测试。

5.
指令

JTAG测试系统是通过向指令寄存器送入指令，然后使用数据寄存器进行测试。测试指令说明要进行的测试种类及测试要使用的数据寄存器。测试指令分为公开指令的器件必须支持的最小公开指令集。私有指令用于片上的专用测试，测试标准没有规定如何使用私有指令。

测试标准支持的最小集公开指令有以下4种，即

BYPASS:器件将TDI经一个时钟延时连接到TDO，这个指令用于同一个测试环中其他器件的测试。

EXTEST:将边界扫描寄存器连接到TDI和TDO之间，边界扫描寄存器能够采样和控制引脚状态。参考状态转换图，引脚状态在CaptureDR状态时，采样并在ShiftDR状态下通过TDO引脚从寄存器中移出。在采样数据被移除的同时，新的数据从TDI引脚移入并在Update DR状态时，加到边界扫描寄存器的输出端。这条指令用于支持板级连接测试。

IDCODE：将ID寄存器连接到TDI和TDO之间。在Capture DR状态时，器件ID（产家赋予的固定标识，包括产品编号及版本码）拷贝到寄存器并在Shift DR状态时移出。

INTEST:将边界扫描寄存器连接到TDI和TDO之间。寄存器可以采样和控制核逻辑的输入及输出状态。应注意的是，输入完全由提的值驱动，其他操作与EXTEST相似，这条指令用于内部逻辑核的测试。

6.
PCB测试

实际上，JTAG测试电路被开发出来的目的主要是测试印制板上走线与焊板之间的连接，后来受到测试的电路的启发而用于ARM开发调试电路中。以前，探针测试能够从印制板背面接触到IC封装的全部引脚来测试其连接，但是表面封装使得印制板的测试变得很困难。表面封装技术使引脚间距缩小，而且只能从印制板的元件面才能接触到走线，这样探针技术变得不太适用了。

若附有表面封装元件的片内有JTAG测试接口，则这个接口可用于控制芯片的输出，并观测其输入而不破坏芯片的正常功能。这样便可检查芯片之间的板级连接。如果板上同时还包含不支持JTAG测试接口的器件，则还需要使用探针技术，往往探针与JATG接口相结合可降低制造产品测试仪的成本及难度。

7.
VLSI测试

IC测试仪是应用于IC器件检测的非常昂贵的仪器。在面向高级复杂的SoC芯片测试时，IC在测试仪上的花费是生产成本的重要部分，尤其是由于JTAG以串行方式工作测试电路。因此不能高速地将测试矢量加到逻辑核上，也不能以器件正常工作速度通过JTAG接口加入测试矢量来测试器件的性能。尽管JTAG结构不是解决VLSI产品测试所有问题的通用解决方案，但它仍然能解决下列问题：

JTAG端口能用于IC内部电路功能测试。

能较好的测试IC引脚用于参数测试。这种测试只需要EXTEST指令，而这是所有兼容JTAG测试接口器件必须具有的指令。

可用于访问内部扫描路径，以提高从引脚难以访问的内部节点的可控制性和可观察性。

可用于访问片上调试功能，并且不需要额外引脚，也不会影响系统功能。这使它可用在ARM Embedded ICE调试结构中。

而这些使用是在基于印制板产品测试这一JTAG基本功能的基础之外的附加扩展功能。

凌阳教育，专注嵌入式人才培养13年，完善的培养方案，强大的师资，合理的课程安排，成功从小白蜕变为嵌入式工程师。想了解凌阳教育，或者获得更多嵌入式学习资料的免费下载，请点击www.sunplusedu.com访问凌阳教育官网