实际电路碰到的ESD问题，求高手指点

zyp96 · 发表于 2015-10-15 18:19:31

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

本帖最后由 zyp96 于 2015-10-15 18:23 编辑

我做的一个芯片产品，在过高频磁线圈加热外包装的时候，发现大部分产品都会失效；
这里简单描述下这个高频线圈加热装置，这个东西叫高周波加热器，就是塑料碰到他就容易发热，一般用于产品外面加一个塑料壳包装使用的机器！网上我查到是一种利用高频线圈产生热能的机器；
关键是别人的芯片都能可以通过这个机器，进行过塑包装，但我设计的这个芯片就不能！还有更奇怪的现象就是，当我把产品加上电之后，就可以安全的过这个机器，而如果把电给断了再去过这个机器，就会出现80%的不良品！
不良品的现象就像ESD把芯片的某个IO口给烧坏了一样，用示波器测量就是直接变得没信号了，接地的现象；用万用表测量这个PAD脚，可以测量到对地的电阻只有3-500欧姆了，为了判断是不是ESD的管子坏了，还是芯片更内部的电路坏了，我特意把不良品送去做了FIB，就是把PAD包含ESD电路和芯片内部的输入和输出电路给断开；
奇怪的现象是，断开之后，竟然发现ESD电路没问题呀，断开之后再用万用表测量PAD，发现不存在了漏电，而且ESD的二极管特性还表现正常了；
测试芯片发现静态电流还是不正常，功能肯定也不正常，确确的说明了是芯片的内部电路出了问题了！！
我的端口电路其实就是很简单的IO口电路，下面上图给大家看：

就是这个简单的IO电路，竟然有这么大的问题啊！我感觉ESD保护电路也做得不错啊！就放在PAD的周围，且PAD到内部电路，我们特意设置了一个POLY电阻250欧姆左右，应该说这个就是限制外部的电流往里面跑了，可是最后还是出现了内部的电路损坏的现象；而且我们版图人员还特意把端口上的两个反相器等端口上的小电路，特意放在一个保护环里面，同其他的内部数字电路有做隔离；这下就晕倒了，不知道该怎么办了！有朋友说这可能是线圈耦合电压进来了，可是我检查了版图，走线并不长啊！如果这样的线都不让走，这还让人设计电路不？求高手指点啊！

michang5342 · 发表于 2015-10-16 13:59:07

本帖最后由 michang5342 于 2015-10-16 14:08 编辑

首先请问一下楼主，你有透过EMMI去看电流路径是在哪边吗？
我看了你的电路，我个人初步判断问题应该发生在反向器I1的NMOS上。当温度升高时，NMOS的breakdown voltage会变的更低。如果，I1反向器的NMOS 的Width 太小，会从这边烧坏。我个人猜测，若你去做故障分析，应该会看到亮点会在这边，若有问题，我很乐意提供你我个人的看法。

ww37212003 · 发表于 2015-10-16 17:16:19

我觉得应该是I2 的输入Gate被击穿了，应该用两级ESD保护，I2的输入应该再加一个GGNMOS到地

qinyuwenzhu · 发表于 2015-10-16 18:42:25

你好，很乐意跟楼主仔细探讨，qq1132359995，想看一下这个地方的layout

seedcloud · 发表于 2015-10-19 22:50:54

同意,楼主可以将部分layout发上来看看

zyp96 · 发表于 2015-10-22 16:29:08

抱歉，好几天才又回来这个帖子，因我开始没做FIB的时候，通过测量端口上的特性，可以测量到这个端口有和地线严重漏电，当时记录的阻值是在300-500欧姆之间；切开内部电路和PAD之间的连线后，才发现原来是芯片内部电路漏电；这个产品因为是用的1p3m的0.18的工艺，顶层金属较多，漏电点比较小，I1和I2 靠的很近，无法从EMMI上观察到具体是在那个位置漏电，目前还不知道该接下来如何分析；不过从感觉上我也认为是nmos给击穿了；不过还没找到更加有效地证据证实是那个地方漏电了；
2楼的分析说这个I1需要特别注意layout，但我们确实是注意到了这个地方的布线，我们还是沿用了ESD规则布线，但管子的大小在这里肯定是比较小的，因为我们驱动不需要很大！nmos大约就是2um/0.28um;但布线我们有注意了，端口上的输入和输出部分的电路我们都包在一个环里面，以防止latchup出现；同时I1 的nmos和pmos的gate到drain端，我们也比gate到source的距离要拉长5倍；I2是一个正常的管子，没做什么处理！关键现在不知道该怎么分析了，宜特的obirch微光分析我们这边比较贵，而且效果也不好，根本分不清楚这么小的点；接下来想拍下表面的扫描照片，看下是不是有烧灼的痕迹，但愿这样能判断是哪里的管子出了问题！

蓝风紫心 · 发表于 2015-10-22 16:37:01

个人觉得ESD应该加个二级保护电路，而且我个人认为限流电阻阻值有点小，最好是K级的电阻，因为你后面是低压没有经过任何处理的常规管子！这个就比较危险！当然，如果从ESD方面考虑的话，最好还是GCnmos，或者SCR比较好，尤其是SCR在ESD方面比较强劲，耐ESD电压比较高。至于你说的是芯片内部的漏电，那就是版图上面的问题了！

zyp96 · 发表于 2015-10-22 16:39:10

下面给出版图，只打开3个层次，ACTIVE，POLY，CONTACT;
其中白色圆圈是我的标识，I1-N，表示这个地方接端口，是nmos的drain端；同样的，PMOS也是一个drain端；下面紧挨着的就是I2了！

zyp96 · 发表于 2015-10-22 17:05:56

通过观察ESD报告，我发现这个IC的vdd对gnd的ESD保护不够好，猜想这里是不是应该用7楼的大侠说的，应该改为用gcnmos，因我现在用的是ggnmos做ESD管子；是不是因为这里设计的不够好，导致端口上的高压电没办法放完，直接串到芯片里面去了！这点不知道是不是这个原因！如果是这样的话，那我应该改下vdd对gnd的ESD了，但不知道这样就可以解决，看样子ggnmos还是不够安全啊！

jian1712 · 发表于 2015-10-22 17:31:25

回复 9# zyp96

坏片FIB后，静态电流多少
你这个端口的ESD工作电压和里面的INV的工作电压都是一样的？多少伏
你这样做ESD还可以，200多ohm够使了
如果是ESD，应该是IO通过P-ESD跑到电源上，然后电源ESD(GGNMOS) Vt1比较高，把内部器件干死了，但是未必是这两个INV
ESD BUS电阻大概多大？
断电过塑料包装的时候，所有端口都是floating的吧
FA找到坏点，才方便分析

[求助] 实际电路碰到的ESD问题，求高手指点

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3