在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1815|回复: 0

[求助] 请问如何快速实现的FPGA和PC之间的数据通信

[复制链接]
发表于 2015-9-26 06:07:40 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟是新手,看了很多manual(发现不动手做一下,基本看不明白),熬了2天了,现在已经是心里焦脆 。。。

故事是这样的: 组里突然下了个任务,就是让我一周之内实现PC和FPGA开发板之间的通信(Xilinx ML605)。比如,通过某种接口(ethernet或者PCIe)实现从PC传送数据给FPGA板子上的DDR3内存。感觉亚历山大。。。

我的这方面的经验: 用verilog写过UART的小程序,实现了FPGA板子和PC的串口数据传输。

但是看了一下关于PCIe 和 PHY 的手册,我直接傻眼了,因为这些IP核的用法和时序都太复杂了,我不可能手动地把RTL信号连接起来。。。

于是想到了用处理器和C语言帮忙,比如用EDK和SDK把IP都挂在Microblaze的总线上,然后用C语言写一些程序来完成通信。发现虽然比手动连RTL信号现实,但系统搭建仍然无法短时间内自学。于是想到了再加个Linux操作系统,但结果脑子里更乱了。。。

有的论坛回复我说,可以改动现成的reference design,我感觉对于熟悉流程的高手或许是个加速设计的法宝,但是我仍然是两眼一抹黑。。。

恳请高手们为我指条明路啊。最好推荐一些能一步一步详细介绍的实验实例手册。谢谢谢谢啊
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 23:04 , Processed in 0.020772 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表