全差分SAR ADC的基准电压Vref的buffer的噪声怎么考虑？

lishiliang · 发表于 2015-9-9 12:10:48

您需要登录才可以下载或查看，没有账号？注册

x

请教给位大神：
如题，在设计一个12bit SAR ADC时，内部DAC采用的是全差分分段式电容阵列结构，假设FS=1V，怎么要求Vref Buffer的噪声水平？ rms噪声需要满足什么要求？
逐次逼近的开关动作是否有过采样的效果？
有没有相关论文可以推荐一下、谢谢。

CMOS永日 · 发表于 2015-9-9 15:46:58

回复 1# lishiliang

我觉得你说的buffer噪声可以等效到比较器输入端噪声，热噪声、比较器噪声等是相互独立的，所以能量可以相加，他们的能量和要小于量化噪声，如果单独考虑buffer噪声的话，起码应该限制在量化噪声以内，考虑到比较器也贡献噪声，这个噪声应该越小越好。

lishiliang · 发表于 2015-9-9 18:32:20

回复 2# CMOS永日

谢谢您的回复。
比如12bit的ADC，每次转换有12次比较，每次比较基准电压Vref的输出噪声Vn是按照怎样的比例等效到比较器输入端的。
请您仔细考虑内部DAC采用全差分电容整列结构，分析一下Vn是否在每次转换都会叠加。

vdslafe · 发表于 2015-9-10 11:04:36

回复 CMOS永日

谢谢您的回复。
比如12bit的ADC，每次转换有12次比较，每次比较基准电压Vref的输出噪声 ...
lishiliang 发表于 2015-9-9 18:32

登录/注册后可看大图

在matlab 里建个摸就知道啊。

lishiliang · 发表于 2015-9-11 18:52:49

回复 4# vdslafe

要是能把模型建出来，自然就会分析了。。。

vdslafe · 发表于 2015-9-11 21:43:55

回复 5# lishiliang

你想象一下噪声在每次比较器翻转的时候是怎么引入了就可以建模了啊。

liuminghang1993 · 发表于 2015-9-12 11:40:33