在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 4538|回复: 9

[讨论] 工艺库中的cdl缺少FILL的spice网表,怎么解决LVS问题呢?

[复制链接]
发表于 2015-8-26 18:07:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 ershier86 于 2015-8-26 18:08 编辑

RT,工艺库中mw中有FILL,但是cdl中没有FILL的定义,导致lvs出错,这种情况怎么解决呢?目前是在插FILL之前做的lvs,然后手动连接的Nwell。
发表于 2015-8-27 06:16:46 | 显示全部楼层
fill分两种:带c和不带c
不带c的通常没有管子,自然可以在lvs的时候忽略

带c的要write_verilog 出来,   

你就加filler,然后做lvs好了,手连接nwell,你真有空
发表于 2015-8-27 09:06:44 | 显示全部楼层
回复 1# ershier86
如果是真的带管子的filler,lvs不能忽略的,是不是可以根据GDS手动写一个cdl网表出来,单个filler先过lvs。然后再把这个cdl加到基本单元库的网表中去。至于你最后export verilog得查一下filler是否也有export出来。
 楼主| 发表于 2015-8-27 11:11:11 | 显示全部楼层
本帖最后由 ershier86 于 2015-8-27 11:24 编辑

回复 2# icfbicfb


   库里面确实有带C和不带C的FILL。现在的问题是我写出的verilog里面有不带C的FILL,但是库的CDL里面没有这种FILL的定义,导致lvs时出现错误。怎么样能让写出的verilog里面有带C的FILL但是不写出不带C的FILL。谢谢。
 楼主| 发表于 2015-8-27 11:24:42 | 显示全部楼层
回复 3# emerald1103


   这倒是一个办法,谢谢!
发表于 2015-8-27 16:10:36 | 显示全部楼层
回复 4# ershier86


   你确定是这个原因导致的lvs过不了?不带管子的filler完全不影响lvs啊
发表于 2015-8-27 16:16:57 | 显示全部楼层
在ICC里面写出netlist的时候把不带C的FILL cell不写出来,你自己man一下write_verilog的命令,里面有带“force”之类的选项
 楼主| 发表于 2015-8-27 16:37:01 | 显示全部楼层
回复 7# wanglijlu123


   谢谢,我看下。
 楼主| 发表于 2015-8-27 16:54:45 | 显示全部楼层
回复 6# korchagin


是这个原因,我实验了一下。现在的问题就是v2lvs后的网表里面有cdl库里没有定义的单元。导致LVS出错。
我把网表里面的这些单元删了后,LVS就过了。但是GDS里面并没有把这些不带C的FILL删除。
由此可以证明,gds里面的不带C的FILL确实是不影响lvs的。
发表于 2020-6-23 11:18:38 | 显示全部楼层
学习了,谢谢
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 16:56 , Processed in 0.037994 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表