两个input clock经过or gate之后分频，分频的source clock应该怎么设置

saicom · 发表于 2015-8-19 12:38:20

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

A，B两个input clock经过or gate后分频，在分频的flipflop上create_generated_clock,source clock应该怎么设置呢

icfbicfb · 发表于 2015-8-19 13:08:45

分别设， -add即可，

saicom · 发表于 2015-8-19 13:39:58

create_generated_clock [get_pins ff/Q] -name C -source [get_ports A] -add
create_generated_clock [get_pins ff/Q] -name C -source [get_ports B] -add
是这样？

saicom · 发表于 2015-8-19 14:14:38

create_generated_clock [get_pins ff/Q] -name C -source [get_ports A] -add
create_generated_clock [get_pins ff/Q] -name C -source [get_ports B] -add
这样第二行会覆盖第一行

[求助] 两个input clock经过or gate之后分频，分频的source clock应该怎么设置

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3