在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1581|回复: 6

[求助] 在ICC,flash偶很大的delay,怎么修由此产生的violation

[复制链接]
发表于 2015-8-17 12:30:21 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
flash的clock到data有固定的delay,30ns
这导致flash到其他reg的timing很差,有-4ns的violation
请问遇到这种情况该怎么处理?
发表于 2015-8-17 14:13:53 | 显示全部楼层
回复 1# saicom


   问前端,这些path需要设什么约束
发表于 2015-8-17 16:54:33 | 显示全部楼层
一般flash 出来的可以multicycle 设置吧, 单周期肯定是跑不快的,  memory本身的delay就是这样
 楼主| 发表于 2015-8-18 13:45:13 | 显示全部楼层
主要就差十分之一个周期,差的不是很多
现在的想法是推迟其他path的delay,来balance timing,不知道可不可行
发表于 2015-8-18 13:50:14 | 显示全部楼层
useful skew啊,只能在cts的时候调整了
 楼主| 发表于 2015-8-18 14:38:32 | 显示全部楼层
在用balance_inter_clock_delay来尝试,少量clock可以做,但太多clock就有点不行
发表于 2015-8-18 14:59:19 | 显示全部楼层
flash的设计能有几个clock,不就是mcu么
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:20 , Processed in 0.027501 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表