在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1607|回复: 1

[原创] FPGA实战演练逻辑篇60:VGA驱动接口时序设计之7优化

[复制链接]
发表于 2015-8-10 14:56:25 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

VGA驱动接口时序设计之7优化

本文节选自特权同学的图书《FPGA设计实战演练(逻辑篇)》

配套例程下载链接:http://pan.baidu.com/s/1pJ5bCtt


最后,再次编译系统,查看时序报告。如图8.41和图8.42所示,我们看到数据总线的SetupHold时间的余量都很充足,这样看来,我们的设计达到了时序收敛的目的。(特权同学,版权所有)

QQ图片20150810143107.jpg

8.41 setup时间时序分析报告

QQ图片20150810143236.jpg

8.42 hold时间时序分析报告

为了帮助大家进一步的理解时序的概念,这里可以找一条路径,将他们的建立时间和保持时间波形图同时拉出来,如图8.43所示,大家便可一目了然。建立时间和保持时间会分别使用他们最坏的情况进行分析,然后得出相应的时序余量。左图的竖线条是时钟的latch沿,我们看在它前面9.713ns数据都是保持稳定的,完全满足ADV7123芯片datasheet上的0.2ns建立时间要求;右图的竖线条是保持时间的latch沿,它和launch沿是对齐的,我们看到它以后大约3.9ns数据才会发生变化,也完全满足ADV7123芯片datasheet上的1.5ns保持时间要求。(特权同学,版权所有)

QQ图片20150810143333.jpg

8.43 某路径的setup时间和hold时间波形示意图





发表于 2019-7-18 23:01:36 | 显示全部楼层
Thank you
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:40 , Processed in 0.034498 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表