在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2858|回复: 4

[求助] 插scan chain遇到的问题

[复制链接]
发表于 2015-7-16 16:36:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 dzkxybx 于 2015-7-17 08:42 编辑

小弟,最近刚接触DFT,刚刚熟悉了流程。在用一个设计练手。
在create_test_protocol之后,第一次跑dft_drc,出现了D1,D9和D14的Violation。

分析了下设计,D1的问题是模块有上升沿launch,下降沿capture的路径。我在综合的时候对所有寄存器做了clock_gating,导致了下降沿的寄存器的ICG使用了一个unscan的cell,从而导致后面的寄存器时钟不可控。
想问一下,类似这种电路,如何清除Violation,并且如何提高覆盖率?

对于D9和D14这2个,看不明白啥意思,也不知道怎么清除。

希望得到帮助,谢谢
发表于 2020-11-20 20:11:20 | 显示全部楼层
楼主,我想知道D1怎么清除,我所有的寄存器都不可控,我还在网上找了一个已经综合成功的例子,结果dft_drc后也是显示所有的寄存器不可控
发表于 2020-11-20 20:39:47 | 显示全部楼层
dft compiler student guide

发表于 2021-11-10 23:05:30 | 显示全部楼层


thjan65 发表于 2020-11-20 20:39
dft compiler student guide


could u help provide this user guide to me? thanks a lot~ ^_^
发表于 2021-11-11 07:21:22 | 显示全部楼层


chengtwa 发表于 2021-11-10 23:05
could u help provide this user guide to me? thanks a lot~ ^_^





image.png
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 17:17 , Processed in 0.024379 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表