在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: songxiayiqi

[资料] SystemVerilog硬件设计及建模

[复制链接]
发表于 2021-1-13 08:34:48 | 显示全部楼层
thanks for sharing
发表于 2021-1-14 03:15:36 | 显示全部楼层
多谢分享
发表于 2021-1-24 13:34:56 | 显示全部楼层
非常感谢!
发表于 2021-1-27 11:14:36 | 显示全部楼层
thanks for sharing
发表于 2021-1-28 11:22:24 | 显示全部楼层
谢谢
发表于 2021-3-16 17:02:38 | 显示全部楼层
谢谢分享
发表于 2021-3-17 14:35:17 | 显示全部楼层
下来 学习学习 谢谢lz
发表于 2021-5-18 10:27:08 | 显示全部楼层
感谢分享,适合想要使用SV做设计的工程师
发表于 2021-5-22 12:13:54 | 显示全部楼层
很需要,谢谢!
发表于 2021-6-9 00:18:50 | 显示全部楼层
非常感谢楼主无私分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 08:27 , Processed in 0.027165 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表