在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7073|回复: 5

[求助] 少子保护环,多子保护环的作用?

[复制链接]
发表于 2015-7-9 13:39:42 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
少子保护环,多子保护环的作用?
为什么可以起作用?
发表于 2015-7-13 11:13:17 | 显示全部楼层
ESD需求可以找我,QQ:2592863112
发表于 2015-7-23 18:07:28 | 显示全部楼层
本帖最后由 jian1712 于 2015-7-29 17:32 编辑

回复 1# jimipage
我们习惯叫这两个家伙保护环1.保护环的作用:
  • 衬底和阱接触,这个是没法改变的,不做LVS过不了,产品挂掉
  • 通过降低衬底和阱接触的电阻以防止发生Latchup
  • 噪声隔离
2.我们关注保护环的画法,更大一部分是因为它可以防护Latchup
  • Latchup防护有以下手段
          1)调整工艺以降低寄生BJT的Beta
          2)调整工艺以降低衬底/阱的寄生电阻
          3)加保护环--Layout可操作
          4)拉大IO to core的间距--Layout可操作但增加面积
          5)用NBL+HVN(或DEEPN或DNW,各家叫法不同,目的相同)隔离--取决于工艺是否支持,但是增加Mask,本身就必须要要用这两层mask的请果断选择此方法,               防护效果最好
  • 从Layout可操作层面讲,Latchup防护效果如下:
          1)单纯加保护环的防护效果最差,但是加了心里舒服些
          2)加保护环并拉大间距的防护效果好于单纯加保护环
          3)NBL+HVN隔离的防护效果最好,且可以尝试缩小间距
  • Latchup保护环的画法(如果有design rule, 请按照design rule的画法做,design rule是基于foundry的latchup测试结果给出来的,可以放心使用)

          1)首先保证NMOS的衬底接触(或PMOS的阱接触)足够,通常会有个rule要求MOS的drain/source的diffusion与最近的衬底(或阱接触)的距离
        2)内部电路与IO(或ESD)区别对待,内部电路NMOS加衬底接触,PMOS加阱接触,可一圈可半圈,可打零星的几个孔,满足1#是前提
        3)未完待续

个人观点,欢迎指正
 楼主| 发表于 2015-7-23 18:57:49 | 显示全部楼层
回复 3# jian1712


    多谢,等你的待续。
发表于 2015-8-22 10:06:59 | 显示全部楼层
回复 2# DOONPENG007


    不要搞的连问个问题 也要钱啊,什么私聊啊, 你的能力好,自然有人会找你啊,

搞的和贴小广告似的
发表于 2015-9-6 21:05:27 | 显示全部楼层
回复 1# jimipage

我个人认为应该从电势的角度来考虑容易理解电子是从低电势往高电势跑,而空穴是从高电势往低电势跑。


你说的作用就要结合具体的应用,模拟版图的艺术书中guardring这一章节关于这点说的很清楚了,多读多想,自然会有体会的。
   
个人意见仅供参考
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-23 16:21 , Processed in 0.023642 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表