在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 30258|回复: 153

哪位大侠有用Verilog写的FIR滤波器的实例啊?

[复制链接]
发表于 2007-5-2 17:12:23 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
小弟先谢谢了:)
发表于 2007-5-3 18:25:22 | 显示全部楼层
这个是偶机器里的东西,记不得从哪里来的,希望能对设计fir的朋友们有些帮助。
内容简介:
串并FIR滤波器设计
并行FIR滤波器具有速度快、容易设计的特点,但是要占用大量的资源。在多阶数的亚高频系统设计中,使用并行结构并不合算,但亚高频系统需要较高的处理速度,而串行架构往往达不到要求,因此,结合串并这两种设计方法的长处,在使用较少的硬件资源的同时实现了较高的处理速度,这里说明一种65阶八路并行、支路串行FIR滤波器的设计(实际使用了1个乘法器,8个乘累加器,一个累加.......................
附件包含:doc设计说明文档一个,verilog源程序和testbench各一个。
补充说明:该设计调用了altera的 乘法器ip核

FIR串并架构.rar

11.68 KB, 下载次数: 805 , 下载积分: 资产 -2 信元, 下载支出 2 信元

 楼主| 发表于 2007-5-19 20:58:27 | 显示全部楼层
太感谢了:)
发表于 2007-5-28 23:45:23 | 显示全部楼层
有没有大虾介绍下FIR滤波器的优缺点以及应用场合啊
发表于 2007-5-29 10:14:24 | 显示全部楼层
这种问题,网上 google 一下儿就好了。




原帖由 ZhouF 于 2007-5-28 23:45 发表
有没有大虾介绍下FIR滤波器的优缺点以及应用场合啊

发表于 2007-5-29 10:17:16 | 显示全部楼层
Matlab2007a 中的: HDL CODER 功能,可以自动生成 VHDL  和 VERILOG 程序。



原帖由 bijienanjing 于 2007-5-2 17:12 发表
小弟先谢谢了:)

发表于 2007-8-7 15:34:18 | 显示全部楼层
xiexie
发表于 2007-8-8 10:35:25 | 显示全部楼层
xuexixuexi
发表于 2007-8-9 15:07:29 | 显示全部楼层
很好的资料 !!!
发表于 2007-10-24 21:03:00 | 显示全部楼层
下来看看,不过好像没钱下了。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 13:59 , Processed in 0.033974 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表