在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2057|回复: 3

[资料] 《ystemVerilog Assertions 应用指南》源代码

[复制链接]
发表于 2015-5-17 17:45:54 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
《systemverilog Assertions 应用指南》的源代码,书籍就不上传了,论坛里面有很多,就不浪费大家的信元了!!
纯粹为了学术交流,请尊重原作者版权!
systemVerilog Assertions 应用指南.rar (3.06 MB, 下载次数: 83 )
发表于 2015-5-19 17:43:06 | 显示全部楼层
果然夠精典!!
谢谢楼主!!!
发表于 2018-8-1 15:08:29 | 显示全部楼层
thanks
发表于 2018-8-7 08:35:06 | 显示全部楼层
thanks  《《《》》》》》
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-23 18:17 , Processed in 0.041780 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表