在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1642|回复: 3

[讨论] SV & UVM linting

[复制链接]
发表于 2015-4-24 10:33:19 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
http://www.dvteclipse.com/Verissimo_SystemVerilog_Testbench_Linter.html
上面的連結是AMIQ的verissimo

想請問各位對於Systemverilog & UVM 的linting tool的看法是如何?
對工程師有幫助嗎?
发表于 2015-4-24 13:16:52 | 显示全部楼层
熟练了,就一点用没有,gui的东西。。慢。。。。
 楼主| 发表于 2015-4-24 13:23:48 | 显示全部楼层
回复 2# A1985


   這套tool可以在batch mode下使用  假使對junior engineer來說,會不會比較好?
发表于 2015-4-26 23:15:51 | 显示全部楼层
免费就好
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-24 20:35 , Processed in 0.018762 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表