在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1862|回复: 3

[原创] FPGA实战演练逻辑篇4:Verilog与VHDL

[复制链接]
发表于 2015-3-16 12:18:33 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x

verilogVhdl(特权同学版权所有)

本文节选自特权同学的图书《FPGA设计实战演练(逻辑篇)》(特权同学版权所有)

配套例程下载链接:http://pan.baidu.com/s/1pJ5bCtt

VerilogVHDL,它们的历史渊源、孰优孰劣这里就不提了。美国和中国台湾地区的逻辑设计公司大都以Verilog语言为主,国内目前学习和使用Verilog的人数也在逐渐超过VHDL。从高校刚出来的同学大都熟悉VHDL,估计是因为国内高校的老师们接触VHDL早一些,所以学校里开设VHDL课程的也多一些。但是从学习的角度来讲,Verilog相对VHDL有着快速上手、易于使用的特点,博得了更多工程师的青睐。即便是学校里没接触过VHDL的初学者,只要凭着一点C语言的底子加上一些硬件基础,三两个月很快就可以熟悉Verilog语法。当然了,仅仅是入门还是远远不够的,真正掌握Verilog是必须花很多时间和精力,再加上一些项目的实践,才会慢慢对可编程逻辑器件的设计有更深入的理解和认识。(特权同学版权所有)





发表于 2015-3-17 07:13:49 | 显示全部楼层
顶一个!!!!
发表于 2016-5-4 16:20:03 | 显示全部楼层
发表于 2019-7-18 22:59:31 | 显示全部楼层
Very good
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 18:56 , Processed in 0.021297 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表