ring osc

xd_HR

ring osc示意图

最近在做一个ring osc电路，三级INV+R+C实现的，中心频率2MHz。  
Ring结构做下来要比relax架构好很多，起码面积小很多，精度要求也能够满足。
之前没有流过ring结构，所以想请大家畅所欲言：ring架构的弱点是什么？
我目前能想到的是
1、因为这边中心频率2MHz，PHNOISE应该不用考虑吧？
2、对电源和地抖动较为敏感？一般ring osc用在PLL那边是怎么处理电源抖动影响的？
3、第一级INV，即D点的管子耐压问题，因为D点最高电压为1.5*VDD。
希望大家补充下其他的缺点，感激不尽。

xd_HR

自己顶一个

sharpmental

瞬态电流大
jitter大

xd_HR

回复 3# sharpmental


    inv1主要是直通电流，INV2和INV3的功耗主要在负载电容上。
我这边的功耗要求也不是很高，所以功耗这块也还行。
关于Jitter的影响，是不是因为2MHz，这边不太考虑？（另外：我这边精度要求±50%）
想请教下：这个电路的电源和地的抖动是怎么影响电路的，这个电路受电源影响很大，怎么解决

Accee

精度要求±50%的话是能满足的，

xd_HR

回复 5# Accee


    对这个电路有其他想法吗？
我现在比较纠结的有两个：一个是电源干扰，另个是d点的电压变化较大，最大是1.5*vdd，inv1的gate 耐压可能是个大问题

sharpmental

你的（周期）延时依赖于电容充放电到VCC/GND，然后反相器的电流能力又受电源高低影响，自然变化大。

nero007

扑火

顶一下

jeffej

for ring osc, ; learning !!!