在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5479|回复: 7

[求助] CML buffer求助

[复制链接]
发表于 2015-1-15 16:37:06 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我在设计CML buffer时,信号下降时间总是比上升时间长,导致占空比不是50%,有什么办法可以降低下降时间吗?
发表于 2015-1-15 20:22:50 | 显示全部楼层
回复 1# yunyi009

管子做大点。上升是R拉的,下降是MOS管拉的,如果你的电阻在上面。
 楼主| 发表于 2015-1-15 21:06:12 | 显示全部楼层
回复 2# lwjee

是把下拉MOS管的尺寸做大吗?还有把CML电平转换为CMOS电平用什么电路可以实现呢
发表于 2015-1-16 09:44:57 | 显示全部楼层
如果你不在意CML输出的占空比,也可以在传化为CMOS是校正。
发表于 2015-1-16 10:44:06 | 显示全部楼层
回复 4# lwjee


    请问你这头像这位妹子是?   好清纯。。。。。。
 楼主| 发表于 2015-1-16 11:08:08 | 显示全部楼层
回复 4# lwjee
我也打算在转化为CMOS时校正,不过该如何转化为CMOS呢。。。有没有这方面的资料啥的~
发表于 2015-1-16 11:32:43 | 显示全部楼层
CML差分输出的逻辑1和0是对称的,理论上的占空比是50,你的testbench是怎样的?
发表于 2016-6-23 18:09:10 | 显示全部楼层
请问下CML电平如何转换成CMOS电平
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 02:00 , Processed in 0.034896 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表