在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 8361|回复: 13

[原创] 封装 腔体

[复制链接]
发表于 2014-12-16 18:33:20 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
我们在设计时,腔体与芯片面积之间的关系是怎样的,肯定芯片的面积要小于腔体的大小,但是具体要小多少呢?这个怎样来确定
发表于 2015-1-8 13:07:06 | 显示全部楼层
具体问package house的,
发表于 2015-5-5 22:06:20 | 显示全部楼层
学些了,顶贴
发表于 2015-12-22 10:48:20 | 显示全部楼层
有结果吗?可以把常用封装类型腔体尺寸贴出来吗?
谢谢!
发表于 2016-1-5 10:53:52 | 显示全部楼层
与leadframe边框预留200u即可?
发表于 2016-9-6 17:58:34 | 显示全部楼层
LZ 了解空腔方面的封装吗?
发表于 2016-11-2 09:11:07 | 显示全部楼层
kk................
发表于 2016-12-28 11:32:30 | 显示全部楼层
给个我的经验:无论是埋入,还是开槽挖腔,被动元件和主动元件/芯片的总面积应该小于封装体尺寸面积的50%!
发表于 2017-1-18 13:26:49 | 显示全部楼层
回复 8# 菲帝

   您好,请问您能教教我如何在cadence软件中做埋入式IC的设计吗?我画的符号定义器件为IC,好像SiP软件不支持这么做。能有一个教程文件吗?   谢谢
发表于 2017-2-2 10:49:28 | 显示全部楼层
回复 9# 锤子米


    在cadence sip软件的help文档中有介绍,你直接看文档中操作就可以了,我也是这么学的
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:26 , Processed in 0.027981 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表