在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2775|回复: 9

IEEE Standard for Verilog Register Transfer Level Synthesis(1364.1-2002)

[复制链接]
发表于 2007-4-2 00:14:38 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
IEEE Standard for verilog® Register Transfer Level Synthesis

IEEE Standard for Verilog® Register Transfer Level Synthesis
RTL 级综合的标准
IEEE Std 1364.1-2002!

IEEE Std 1364.1-2002.pdf

508.56 KB, 下载次数: 106 , 下载积分: 资产 -2 信元, 下载支出 2 信元

发表于 2007-4-7 21:20:00 | 显示全部楼层
谢谢楼主提供的资料!
发表于 2007-4-30 10:30:08 | 显示全部楼层
thanks
发表于 2007-5-17 21:17:44 | 显示全部楼层
谢谢!!!!
发表于 2011-12-14 14:59:24 | 显示全部楼层
感谢楼主的共享
发表于 2013-1-14 00:38:39 | 显示全部楼层
XIEXIE
发表于 2013-1-14 00:40:32 | 显示全部楼层
找了好久,多谢哈
发表于 2013-4-16 19:50:27 | 显示全部楼层
多谢,多谢
发表于 2017-1-8 10:08:03 | 显示全部楼层
thx for sharing~
发表于 2017-1-8 10:38:07 | 显示全部楼层
谢谢楼主提供的资料!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-20 08:21 , Processed in 0.033140 second(s), 10 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表