在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 2853|回复: 2

[求助] 关于 set_input_delay的解释

[复制链接]
发表于 2014-11-14 10:21:09 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
先来两幅图

2.png 1.png


如上图所示,黄色部分已经确实是最小相位差。那么根据input_delay时间以及库中触发器的setup建立时间,可以知道留给内部逻辑的延迟时间是红色部分Tmin-Tinput_delay-Tsetup。综合过程中,dc会优化Logic2的时序,以使他达到时序要求。
我想问,如果内部设计的端口直接就是触发器的D端,而不是经过逻辑之后再连接到触发器的D端,那么红色部分是留给谁的呢??
多谢啦
发表于 2014-11-14 13:22:29 | 显示全部楼层
应该就是timing window吧。。。slack就约等于那段了。
 楼主| 发表于 2014-11-14 13:42:28 | 显示全部楼层
回复 2# jinwei91
没太明白 能具体一些吗?什么又是 timing window?
多谢啦
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 19:37 , Processed in 0.021817 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表