在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
EETOP诚邀模拟IC相关培训讲师 创芯人才网--重磅上线啦!
查看: 9683|回复: 20

[求助] 关于小数分频器中Sigma-delta调制器的问题

[复制链接]
发表于 2014-11-10 15:43:31 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
本帖最后由 gdcl 于 2014-11-10 16:23 编辑

在设计小数分频频率综合器的时候,会产生小数杂散的问题,需要用Sigma-delta调制器来减小小数杂散,根据Sigma-delta调制器的传输函数,其减少的是其本身产生的量化误差,并没有减少分频时产生的小数杂散,请问这里面的原理到底是什么?
发表于 2014-11-12 21:45:54 | 显示全部楼层
分频时产生的量化误差就是小数杂散。

如果不采用SDM,那么小数分频会产生aFref频率的杂散。(a为分频比小数部分)
使用SDM,输出为一随机量,可理解为对输入(N+a)的量化,根据ADC的量化理论,这个量化噪声转化为白噪声,分布在DC-fs/2频率上。   这时整个SDM系统构成一个高通网络,降低了低频处的输出量化噪声,使得小数分频不影响PLL在low-frequency-offset处的相位噪声。

首先要理解的就是,本来的小数杂散噪声变成了白噪声这一点(总功率可认为不变)。其次才是对量化误差的滤波。
发表于 2014-11-13 15:08:59 | 显示全部楼层
同意楼上的观点
 楼主| 发表于 2014-11-17 10:09:13 | 显示全部楼层




   恩恩,非常感谢!那你的意思是不是就是说小数杂散是根据你的小数调制方式的不同,产生的方式也会不同?
发表于 2014-11-17 12:33:52 | 显示全部楼层
回复 4# gdcl


   小数产生方法 N/N+1之间切换,A个N,B个N+1;这样可以产生(AN+BN+B)/(A+B)的小数。这样的缺点是周期性的在N和N+1上进行切换,对于任意的瞬态phase来说,VCO输出和REF肯定有相位差。对于charge pump类型的PLL来说,相位差意味着电流的注入,所以在LPF输出会看到周期性的纹波,周期=(A+B)Tref,也可以认为其频率为aFref,a为分频比小数部分,比如对于分频比70.2,REF40MHz,所产生的spur为8MHz(内含很多谐波),所以会影响VCO输出的phase noise.   减小这种毛刺的方法就是使得这种毛刺没有周期或者周期很小(高频处),这就是sigma-delta分频器的用处了。
对于你的问题,小数调制方式不同,spur不同。确实是的
 楼主| 发表于 2014-11-17 18:23:25 | 显示全部楼层


回复  gdcl


   小数产生方法 N/N+1之间切换,A个N,B个N+1;这样可以产生(AN+BN+B)/(A+B)的小数。这样 ...
miss_u_2 发表于 2014-11-17 12:33




   恩恩,谢谢你耐心的指导!
发表于 2015-3-21 17:20:41 | 显示全部楼层
学习了,thanks
发表于 2015-3-27 09:16:36 | 显示全部楼层
关于小数分频器中Sigma-delta调制器的问题
发表于 2015-5-11 00:41:36 | 显示全部楼层
学习了学习了
发表于 2016-6-1 19:44:38 | 显示全部楼层
回复 5# miss_u_2


   若是调制器输出平均值与输入小数值有误差,会造成什么问题?
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 21:25 , Processed in 0.032645 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表