在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
芯片精品文章合集(500篇!)    创芯人才网--重磅上线啦!
楼主: zh_smiling

[询问] 上海兆芯公司“架构部”怎么样

[复制链接]
 楼主| 发表于 2014-9-27 09:30:00 | 显示全部楼层
回复 9# fxf870201


   电话和邮件都有通知,他们是先打电话说一下,然后给发的邮件,邮件上有具体的笔试时间地点。
 楼主| 发表于 2014-9-27 09:30:31 | 显示全部楼层
回复 10# 飞扬紫百合


   好的,谢谢~~~
 楼主| 发表于 2014-9-27 09:33:20 | 显示全部楼层
回复 9# fxf870201


   电话和邮件都有通知,先是打电话,然后发个邮件,里面有笔试的时间和地点。应该不用担心会错过。
发表于 2014-9-28 06:53:28 | 显示全部楼层
回复 13# zh_smiling

明白了,多谢朋友。
发表于 2014-9-28 23:11:59 | 显示全部楼层
SOC的架构设计一般都是做SW/HW的划分,高层的仿真比较多,verilog在那个里面已经属于底层实现的东西了,用上的可能性不大,用C++或者system c的概率比较大。很久不接触这个了,关于SOC的架构设计还是几年前在学校做东西的概念
 楼主| 发表于 2014-9-29 08:51:47 | 显示全部楼层
本帖最后由 zh_smiling 于 2014-9-29 08:59 编辑

回复 15# veucci


   如果是软硬件划分,那是做划分算法么?那这样的话,Verilog和数字电路方面的知识对这个工作有啥实际的意义么?因为我们这边有做软硬件划分的,不过只是做划分算法的,而且只是用C++,不需要懂数字电路方面的东西。
另外,如果是做性能分析呢?那是属于高层的仿真么?是不是会用的到Verilog和数字电路的东西?
发表于 2014-9-29 12:52:24 | 显示全部楼层
本帖最后由 veucci 于 2014-9-29 12:54 编辑

回复 16# zh_smiling


这么来说好了,一个算法使用硬件和软件都可以实现,哪个实现方式的代价小(系统性能),做HW/SW划分主要是在前期验证这个的代价。有很多软件都可以做系统的建模,包含系统建模和硬件硬件的混合仿真,我那会儿用过的soc designer就可以使用systemc 和verilog进行混仿。这个就是使用工具来进行前期的建模,排除由于人为的因素造成的不确定性,所谓的就是ESL建模的过程
 楼主| 发表于 2014-10-9 18:11:07 | 显示全部楼层




  好的,谢谢了~~~~
发表于 2014-10-25 10:19:13 | 显示全部楼层
回复 3# zh_smiling


    同学,你好,我也打算签兆芯了,你师兄在兆芯工作怎样,能私信联系下吗,我的QQ616931128
发表于 2015-9-13 01:26:42 | 显示全部楼层


回复  zh_smiling


    同学,你好,我也打算签兆芯了,你师兄在兆芯工作怎样,能私信联系下吗,我的Q ...
一清寒潇 发表于 2014-10-25 10:19



不好意思,我最后没去兆芯,各位找工作的朋友不要再加这个QQ了
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /2 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-27 08:12 , Processed in 0.039455 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表