CADENCE导出的EDIF文件的问题，求助！

xyx_xt · 发表于 2014-7-14 09:58:21

您需要登录才可以下载或查看，没有账号？注册

x

在CADENCE下以原理图输入方式做一个小电路，生成EDIF200文件，想用ISE软件下载到FPGA去，但提示出错。请问是什么原因？
后来又生成EDIF300文件，同样不行。
但是，用ECS软件做同样的电路，生成的EDIF200文件，可以用ISE软件下载到FPGA没问题。

muster168 · 发表于 2017-3-17 10:45:38

有時就是這麼奇怪..

ewavesam · 发表于 2018-3-15 13:50:20

怎么解决？

[求助] CADENCE导出的EDIF文件的问题，求助！