在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5085|回复: 7

[求助] Calibre LVS如何区分full chip和子电路。

[复制链接]
发表于 2014-7-6 22:02:30 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
大家好,
    我用Calibre LVS有一段时间了,但是不知道如何更改选项来区分full chip check和子电路的check。还望高手指点啊。谢谢。
发表于 2014-7-7 10:42:52 | 显示全部楼层
不知道LZ要问什么
 楼主| 发表于 2014-7-7 15:42:05 | 显示全部楼层
据说LVS里面有一个选项,可以分别检查子电路和full chip。如果只查子电路,那么就不需要查density,还有seal ring。希望指教一下。谢谢。
发表于 2014-7-7 15:51:11 | 显示全部楼层
很有意思的问题~~
事实上各家foundry的rule编写方式都有细微的不同,有的喜欢将所有的都集中在一个rule中,那么肯定在header部分都相应的option可供选择,注意看define语句,有的喜欢分开写,那么就会有对应的用于检查chip的rule和block/ip的rule.
 楼主| 发表于 2014-7-7 17:01:20 | 显示全部楼层
在变量设置里面,以解决。
发表于 2014-7-21 15:42:58 | 显示全部楼层
在calibre_lvs_rules里面的开关选项吧
发表于 2020-10-20 23:38:35 | 显示全部楼层
能请问一下楼主是如何设置的吗,万分感谢
发表于 2023-1-5 12:02:17 | 显示全部楼层
把这一行comment掉就行了。
微信图片编辑.jpg
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 20:00 , Processed in 0.043822 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表