在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: icnova

SNUG2006paper: VMMing a SystemVerilog Testbench by Example

[复制链接]
发表于 2007-11-10 21:36:03 | 显示全部楼层
SNUG的东西向来是精品!!!
头像被屏蔽
发表于 2007-11-11 08:19:58 | 显示全部楼层
提示: 作者被禁止或删除 内容自动屏蔽
发表于 2007-11-13 15:51:18 | 显示全部楼层
dasdfghh
发表于 2007-11-17 10:53:45 | 显示全部楼层
不错,谢谢了
发表于 2007-11-17 23:45:33 | 显示全部楼层
好东西!要顶上去!
发表于 2007-11-18 12:14:36 | 显示全部楼层
还是不知道啥工具能支持system verilog
发表于 2007-12-25 16:18:50 | 显示全部楼层
thanks  a  lot~~~~~~~~~~
发表于 2008-1-1 22:23:43 | 显示全部楼层
ding~~~~
发表于 2008-1-31 17:13:01 | 显示全部楼层
大力支持好东西
发表于 2008-2-1 15:20:20 | 显示全部楼层
thanks for your sharing!!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:18 , Processed in 0.026819 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表