关于TSMC的Deep Nwell

liuqilong8819

版上各位大神好，
  最近我在用TSMC .18 Mixed-signal 的工艺，知道其中有Deep Nwell NMOS的器件。最近我想把我所有的数字电路放到Deep Nwell 中好实现与衬底的隔离，但是每次过LVS时都会遇到问题。 通过对简单反相器的LVS测试发现 Calibre 自动将Deep Nwell 上面的普通NMOS识别成Deep Nwell NMOS， 从而导致LVS error. 可是问题是我想要放到DNW中的是数字电路标准单元，不能简单的改变库中元件的类别而通过LVS。所以现在没想到什么办法。。。
  感觉这个问题应该可以解决，但是还没想到办法。请问版上的各位大神是否遇到过类似的情况？ 在此提前谢过了！

lonerinuestc

弱弱问下，把PMOS放在DNW中会有影响么？

liuycto

回复 1# liuqilong8819
你这样做器件类型一定要改变的，器件制作流程已发生很大改变了。

victor0o0

回复 2# lonerinuestc
应该没影响，只是相当于所有PMOS的NW通过DNW连到一起了

lonerinuestc

回复  lonerinuestc
应该没影响，只是相当于所有PMOS的NW通过DNW连到一起了
victor0o0 发表于 2014-6-12 09:13

                               
登录/注册后可看大图

    我咋感觉如果先做一遍DNW再做NW，NW里面的n-掺杂浓度会受影响啊

fuyibin

deep nwell 影响不大，现在的nwell, deep nwell都是离子注入做的，控制注入能量就能控制深度
对于lvs来说肯定是会有问题，既然有deep nwell nmos，不可能一部分识别成deep nwell nmos，一部分识别成普通nmos，至少fab不会提供这样有bug lvs rule
两种解决方法
1. digital netlist,把所有nmos 改成deep nwell nmos
2. 自己写lvs rule，自己定义cad layer 不check digital部分的deep nwell
不过这些说来说去都是在骗tool，过lvs

liuqilong8819

回复 6# fuyibin


   谢@ fuyibin及其他朋友。 的确这两种办法都是在欺骗LVS,实际上感觉这样的欺骗是不可避免的。至于最后的结果如何，还是希望有过前人成功的经验可以借鉴。 对于第一种办法，请问可以说得再稍微详细些吗？ 我对这个操作过程不是很懂，谢谢！

yshmilyou

DNW内外的device是不同的device
你把标准单元放到DNW里面，特性会和外面不一样，所以fab才做一个DNW MOS
标准单元放到DNW里面,实际就变成DNW MOS做的标准单元
你要问fab有没有DNW MOS的标准单元，至少要知道标准单元在DNW内外的差异

fuyibin

回复 7# liuqilong8819
首先要去study deep nwell standard cell和普通 standard cell一样不一样。我感觉是差不多的，可以用两个类型 device仿真看一下，如若差别很大，那就没戏了，因为  standard cell timing都变了，如果一样，那可以试着去加 deep nwell.
建议先做一个没有 deep nwell 的版本，lvs/drc clean
然后加 deep nwell，把数字部分的 netlist 中普通nmos替换成 deep nwell nmos，deep nwell nmos应该是5端器件，deep nwell接高，这些在 vi 中很容易实现，或者写个 script。接着再做 drc/lvs, 与原来版本差别只是 deep nwell 只差。
建议先做一个小的 test case，保证 flow没有问题，再做 whole chip

danglang

回复 1# liuqilong8819


   你想要的只是一堵墙，但是一不小心给挖了个坑的意思？