手机号码,快捷登录
找回密码
登录 注册
您需要 登录 才可以下载或查看,没有账号?注册
² 熟悉verilog 和SYSTEM-VERILOG语言以及MATLAB,熟悉FPGA和ASIC开发流程;
² 熟练使用linux的系统命令和gvim编辑工具,具有block模块EDA验证的工作经验,了解一些perl脚本的知识运用;
² 英语过6级,熟练掌握EDA、数字信号处理、数字电路等相关知识,能够熟练使用万用表、示波器、逻辑分析仪、频谱仪以及信号发生器等测试仪表进行硬件调试 ;
² 了解芯片的设计背景知识和交换网部分功能规格;
举报
本版积分规则 发表回复 回帖后跳转到最后一页
查看 »
小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网 ( 京ICP备:10050787号 京公网安备:11010502037710 )
GMT+8, 2024-4-25 17:35 , Processed in 0.039224 second(s), 11 queries , Gzip On, Redis On.