在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 5760|回复: 7

[求助] Smic 180nmrf 是不是双阱工艺?

[复制链接]
发表于 2014-4-24 11:00:47 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
NMOS的衬底和源级接在一起,但是不接地。我想问这个Smic 180nmrf工艺能否实现,这个工艺里是可以提供NPN管的,layout的画法是最外层框N-well, 里面再填一层DMPNP(我不知道这个全称叫什么,Smic 180nm的文件里也没有),再里面是DNW(难道是Deep N-well?),最后在画NPN管。
如果按照NPN管的这种画法,是不是类似可以画出一个N阱NMOS,把NMOS的衬底与其他NMOS管独立开来。

不用像SOI那种,把四周的Psub全挖穿,然后再填绝缘层?

这个问题是在过LVS的时候发现的,原先误以为外面加一层保护环就行了,过LVS的时候,电路图和版图中是对应不起来的。

想听听大家的看法,谢谢。
发表于 2014-5-11 17:29:33 | 显示全部楼层
本帖最后由 max_max 于 2014-5-11 17:32 编辑

你在N阱里做NMOS,怎么让NMOS衬底和器件区域形成反向自建电场。同种载流子,不同势能永远都是形成欧姆接触的。所以NMOS结构只能做在P阱里,建议看下半导体物理。
发表于 2015-12-23 16:25:44 | 显示全部楼层
回复 1# flamingo123


   好问题,而且问题非常的详细,谢谢你的提问,让我学到很多
发表于 2015-12-24 09:05:39 | 显示全部楼层
smic180nmrf 是单N阱工艺。
发表于 2019-5-11 21:26:44 | 显示全部楼层
感谢分享
发表于 2019-5-13 08:51:39 | 显示全部楼层
PDK好像有n33_dnw_ckt 这就是衬底隔离型NMOS
发表于 2020-3-29 20:51:29 | 显示全部楼层
学习了
发表于 2020-5-4 19:39:26 来自手机 | 显示全部楼层
谢谢楼主分享
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 12:54 , Processed in 0.028889 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表