如何搭建SoC项目的基本Testbench（我的流程）

wzc00703 · 发表于 2015-3-16 20:06:27

目前对于初入门的我来说，了解testbench的全部还有些难度。
毕竟那么多脚本尚且看不懂。
Verilog的好多语法还有些生疏，以往只做过RTL设计。
楼主的文章很清晰，与目前我见到的SOC testbench基本一样。
不过，暂时还接触不到bootloader等等。
土问，ISS到底是个啥啊？仿真器么？是什么形式的？我接触过Wind River的仿真器，在FPGA平台上。