在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: lshj98115

[原创] 如何搭建SoC项目的基本Testbench(我的流程)

[复制链接]
发表于 2014-11-28 19:12:21 | 显示全部楼层
没做过SOC,直接阅读楼主的总结还是感觉有些困难
发表于 2014-12-4 13:46:27 | 显示全部楼层
做验证半年了额,再来看,很多东西豁然明了。。
发表于 2014-12-7 00:43:35 | 显示全部楼层
刚入门,慢慢研究!
发表于 2014-12-8 10:24:31 | 显示全部楼层
不错,赞一个
发表于 2015-1-28 16:43:33 | 显示全部楼层
写的挺好的,向楼主学习。
发表于 2015-1-28 17:23:21 | 显示全部楼层
去年研究过SOC的仿真问题,但思路一直不是很清晰,楼主有没有使用过RAL-C-Interface这种方法?
按照Synopsys的说法是可以不需要ISS的,我把原话copy过来。
The RAL C interface allows firmwareand application-level code to be developed and debugged on a simulation of the design. For
runtime performance reasons, only the lower layers of an application are simulated.
You can access the fields, registers, and memories included in a RAL model in C code through a C API. The C code is executed
natively on the same workstation that is running the SystemVerilog simulation, eliminating the need for an instruction set simulator or a
RTL model of the processor. You can compile the same C code later for the target execution processor.
发表于 2015-1-28 21:57:37 | 显示全部楼层
mark一下啊,不错的经验笔记
发表于 2015-2-15 22:11:42 | 显示全部楼层
谢谢分享
发表于 2015-2-21 01:13:01 | 显示全部楼层
好东西,赞一下,先收藏了,了解一下~
发表于 2015-2-27 17:49:16 | 显示全部楼层
。。。。。。。。。。。。。。。。。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:38 , Processed in 0.027635 second(s), 6 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表