在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
发表于 2016-6-16 11:23:50 | 显示全部楼层
参考下,谢谢分享
发表于 2016-7-1 08:50:45 | 显示全部楼层
谢谢分享
发表于 2016-8-1 11:12:23 | 显示全部楼层
感谢分享!!赞赞赞
发表于 2016-8-2 01:23:21 | 显示全部楼层
发表于 2016-8-3 19:05:54 | 显示全部楼层
来自第2.1.1
In the case of function statements, latches will not be generated even if the conditions are
not completely defined. In this case, however, it behaves like a latch during simulation,
but logic gates generated by logic synthesis tools have the result of don’t care, so that it is
uncertain whether the value takes 0 or 1. As a result this description can be very hazardous since the RTL simulation and gate simulation results will no longer match.[2]
请问这一段可以这样理解吗:function语句内部的case就算是没有default语句,综合时也不会生成锁存器,但是仿真时,由综合器生成的逻辑门有无关的状态,所以会造成前仿真和后仿真不一致的情况?
发表于 2016-8-3 19:09:40 | 显示全部楼层
请问为什么function语句内尽管没有default语句也不会生成latch呢?这点很困惑,谢谢高人指点一下
发表于 2016-8-4 15:09:46 | 显示全部楼层
thanks
发表于 2016-8-4 16:00:34 | 显示全部楼层
谢谢分享
发表于 2016-8-5 17:37:59 | 显示全部楼层
感谢楼主!
发表于 2016-9-15 20:51:02 | 显示全部楼层
我下载不了,可惜
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 14:02 , Processed in 0.029603 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表