在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
楼主: winever

[资料] RTL Design Style Guide for Verilog HDL

[复制链接]
发表于 2014-5-20 14:16:54 | 显示全部楼层
不错,下来看看!
发表于 2014-5-20 19:40:37 | 显示全部楼层
多謝分享

資料挺有用的
发表于 2014-6-5 23:09:10 | 显示全部楼层
nice share
发表于 2014-6-5 23:34:00 | 显示全部楼层
参考一下
发表于 2014-6-6 05:37:00 | 显示全部楼层
这个很好,感谢
发表于 2014-6-7 09:19:26 | 显示全部楼层
coding style
发表于 2014-6-7 15:06:14 | 显示全部楼层
下来看看
发表于 2014-6-9 13:16:38 | 显示全部楼层
谢谢!!!!!!!
发表于 2014-7-13 16:34:40 | 显示全部楼层
楼主很有心啊,我看到楼主说的那个帖子了,谢谢
发表于 2014-7-14 17:40:42 | 显示全部楼层
非常感谢!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /3 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-4-19 23:35 , Processed in 0.025836 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表