Verilog如何实现小数除法？

fkl523 · 发表于 2014-1-2 14:35:42

您需要登录才可以下载或查看，没有账号？注册

x

我现在做一个算法，需要得到N除以W的值，其中N是1024固定的，而W是（3,13）共16位表示的无符号小数，13位小数，3位整数，如何得到这个商呢？用除法IP只能得到商和余数，求各路大神指教。。

A1985 · 发表于 2014-1-2 15:12:57

只有定点。。。

fkl523 · 发表于 2014-1-2 15:22:41

回复 2# A1985

谢大神指导。你说的定点是心中有个小数点的意思吗？乘法能理解，除法该怎么理解呢？能不能得到这样的结果，比如：1024/3.12345……=327.8426……

A1985 · 发表于 2014-1-2 20:36:30

回复 3# fkl523

浮点小数只不过是人为的规定，你可以多看看IEEE？？？（不记得数字了）对浮点的表示，及硬件的表示，软件的表示等等。

fkl523 · 发表于 2014-1-2 21:45:10

回复 5# A1985

感谢指导，我用了百度网友的方法，把分母扩大2^N次方倍，然后得到商，认为商的小数点为N为（余数直接丢掉），貌似这么是能近似到小数点后几位。你说的方法有空会去学习下，再次感谢！

yucaoxilin · 发表于 2014-1-7 15:16:44

把分母扩大2^N次方倍的方法是定点数的方法，实现起来跟整数一样；另外一种是浮点数方法，就是楼上朋友提到的IEEE754标准～

neufeifatonju · 发表于 2014-1-13 12:18:11

一直按移位处理的，比较简单。IEE有空也可以研究一下

新嘴小王安子 · 发表于 2017-8-27 11:29:12

目前知道的也就是移位除法

[讨论] Verilog如何实现小数除法？