在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 7034|回复: 19

[求助] 关于self-protected

[复制链接]
发表于 2013-12-26 15:03:36 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
对于功率管,比如一个面积很大的N型LDMOS,D端是一个IO,那么通常这个IO不需要额外的ESD保护电路或器件,LDMOS本身就能起到保护作用。
这个本身起保护作用怎么理解?如果我在这个IO和另一个低压IO之间打ESD,这个电流怎么泄放?电流通路在哪儿?

实在不能理解,还望大大们解惑一下。
发表于 2013-12-27 16:22:05 | 显示全部楼层
snapback
 楼主| 发表于 2013-12-27 16:43:54 | 显示全部楼层
回复 2# fuyibin


   snapback发生在哪里啊?如果发生snapback,也是先与衬底通了吧?功率管的情况有很多种,比如IO那端和衬底有可能只隔了一个PN结,也有可能隔了2个甚至3个PN结,那这些情况下snapback都怎么发生的?不明白。
发表于 2013-12-27 17:37:22 | 显示全部楼层
你可以看看foundry的标准IO,都是直接靠输出MOS的drain端doide雪崩击穿,trigger substrate npn discharge ESD current
 楼主| 发表于 2013-12-30 10:19:34 | 显示全部楼层
我看了foundry的manual,没有提到是怎么discharge的,只是说可以self-protected。如果是D端PN结雪崩,那怎么会发生snapback?没有NPN的结构啊,只是一个简单的击穿而已。是不是当管子面积很大的时候,仅靠击穿就可以扛得住ESD?因为面积大,散热不成问题,不会发生热损坏?
发表于 2014-1-7 17:42:15 | 显示全部楼层
除了面积大之外,与ESD的主电源和地之间也必须要有snapback通路,否则功率管也是不安全的。
发表于 2014-1-9 11:42:20 | 显示全部楼层
把破面图画出来才好讨论呢,LDMOS应该会形成snapback。复制去Google翻译翻译结果
发表于 2014-1-29 10:24:06 | 显示全部楼层
pin to pin打是通过电源地泄放的,power管一般也要按照ESD rule 来画,BJT是寄生器件,是S/D和SUB寄生出来的,然后通过SUB与电源地建立联系。
发表于 2014-2-1 18:34:24 | 显示全部楼层
NPN three port:
emitter : Drain Port
Baser: Substrate P
colletor: Substrate pickup port or transistor source port
 楼主| 发表于 2014-2-7 10:44:40 | 显示全部楼层
回复 8# lisazhao


   snapback是通过寄生npn发生的,这我明白,如果在LDMOS的D和S之间打ESD,可以发生snapback或者是通过类似于CGNMOS的原理防护。我不理解的是,在LDMOS的D或S端对其他IO(比如低压IO)打正的ESD时,这个电流是怎么泄放的,这时候,D或S端与衬底先要击穿,然后才能通过衬底到达另一个IO,这样的话,实际上没有snapback发生的条件啊。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 07:38 , Processed in 0.028816 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表