cdl in 将网表导入产生电路

smart2010 · 发表于 2013-12-12 15:50:32

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

cdl in 将网表导入产生电路的时候，在没有map文件的时候所有的管子变成pfet了，有map文件的时候所有的管子变成P管了，这个怎么解决啊？

smart2010 · 发表于 2013-12-13 16:35:16

有遇到这样的情况的前辈吗？

zhou_charles · 发表于 2013-12-17 20:52:47

写一个M安排file就好了！

smart2010 · 发表于 2013-12-18 09:00:31

“写一个 M 安排file就好了”
这个是什么文件啊？
我用的是Map文件啊，这个文件我写过没搞定，
我的map文件中有一句是这样的：
devMap ：= pfet mp
devMap ：= nfet mn
这样导出来的电路，出现了mp 和pfet管子，所有的mn管子变成pfet了

竹子心 · 发表于 2013-12-18 20:48:59

应该要把它的衬底类型也一起定义吧

smart2010 · 发表于 2013-12-19 09:27:19

定义管子类型：propMatch ：= subtype mn
propMatch ：= subtype mp

加个没有用的，效果跟没加一样

smart2010 · 发表于 2013-12-19 10:09:15

我的map 文件是这样的

devMap ：= pfet mp
propMap ：= W w L l M m
addProp := model mp
propMatch ：= subtype mp

devMap ：= nfet mn
propMap ：= Ww L l M m
addProp := model mn
propMatch := subtype mn
导出来的电路p管变成mp（这个是正确的），n管变成pfet（这个出问题了）
帮忙看看哪里出问题了

neal2007 · 发表于 2020-10-13 23:02:03

所以这么多年过去了，问题还是没有解决。。。

CmosLgh · 发表于 2021-8-20 14:11:28

楼猪怎么解决的，map文件怎么弄呀

[求助] cdl in 将网表导入产生电路

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

站长推荐 /3