40nm以及以下工艺出现的MOSCAP latch-up触发机制及防护

tiancai2008 · 发表于 2013-12-2 10:29:44

在哪家流片的foundry就去找哪家的人，这个应该是最快的方式

jian1712 · 发表于 2013-12-2 10:37:27

回复 10# fun69 可否详细描述一下坏点周围的情况：

看到团片，大家在一起分析触发机制，一起找解决方案，谢谢

fun69 · 发表于 2013-12-2 10:54:18

对方给不出明确答案，敷衍了事！

fun69 · 发表于 2013-12-2 10:55:40

难道这里没人做过40nm的项目吗？你们没遇到类似问题吗？

jian1712 · 发表于 2013-12-2 11:14:10

给你短消息了，我发的帖子还没通过审核

jian1712 · 发表于 2013-12-2 11:14:38

1.坏点周围有没有I/O或者POWERMOS, 有没有可能PN正偏或者其他机制向衬底注入电流
2.MOSCAP是nmos么，N REGION是否接到GND, N rigion与NWELL的space
3.坏点图片可否分享下

fun69 · 发表于 2013-12-2 16:46:56

本帖最后由 fun69 于 2013-12-2 16:48 编辑

回复 16# jian1712

手头只有这两张图，NMOSCAP单元里没有PICKUP, TIE CELL 是每隔30UM加的！

jian1712 · 发表于 2013-12-2 17:35:20

Fun69,
1.坏点周围有没有I/O或者POWERMOS, 有没有可能PN正偏或者其他机制向衬底注入电流
2.MOSCAP是nmos么，N REGION是否接到GND, N region与NWELL的space

memcad · 发表于 2014-12-13 11:19:22

回复 1# fun69

电容太大，电容上的电压波动会产生c*dv/dt的电流，latch-up本身就是大电流问题。因此moscap的电流会影响周围电路发生latch-up。

joannelin2214 · 发表于 2014-12-13 12:54:50

謝謝!!!!!

[原创] 40nm以及以下工艺出现的MOSCAP latch-up触发机制及防护