在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 6062|回复: 11

[求助] EEPROM设计问题

[复制链接]
发表于 2013-10-8 11:13:51 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
最近了解了一下EEPROM的知识,有个问题请教一下:
EEPROM如果不用浮栅管设计,而是用普通的晶体管会有什么缺点?(是数据保存时间不长吗?)
发表于 2013-10-8 11:57:55 | 显示全部楼层
断电就没了
发表于 2013-10-8 12:39:03 | 显示全部楼层
EEPROM 和通常的MOS根本就是两种不同的器件,一般的MOS只有一种状态,EEPROM根据floating gate里面的电荷可以有两种状态。这是为什么EEPROM是存储器的原因。
发表于 2013-10-8 14:59:21 | 显示全部楼层
eeprom可以用普通的mos来做,会减少成本,问题是要牺牲面积,用两个mos管来代替浮栅和控制栅间的电容以及浮栅和漏极间的电容,普通的mos管同样是需要隧穿效应在类似浮栅的节点上充放电。。至于存储时间上的问题还不是很清楚。。
 楼主| 发表于 2013-10-8 17:08:10 | 显示全部楼层
回复 4# fc不会飞


    “用两个mos管来代替浮栅和控制栅间的电容以及浮栅和漏极间的电容”,有介绍这种结构的相关资料吗?我找了一下大多数都是和工艺相关的资料,有的话帮忙推荐一下吧,谢谢!
 楼主| 发表于 2013-10-24 15:29:59 | 显示全部楼层
回复 4# fc不会飞


    请教一个问题:  用两个普通的CMOS管采用电容接法,在spectre中仿真,会正常出现隧穿效应吗? 我仿真时怎么无论加多小的电压等效浮栅上都会有电子?  但是电荷只能保持几毫秒?
    若有相关经验,请赐教,谢谢!
发表于 2013-10-24 18:36:04 | 显示全部楼层
回复 4# fc不会飞


    你的意思是将分在两个Nwell里的Pmos衬底加压差,然后让电子从一个管子的衬底里跑到栅上去?但是两个栅氧厚度一样的话,怎么控制电子只在一侧跑来跑去?比较好奇。
发表于 2014-1-2 15:22:48 | 显示全部楼层
回复 6# yqk39


   两个mos管的用电容连接方式,但是两个电容大小不一样,电容分压后两个电容的连接点就会一直有电势(这可能就是你说的一直有电子),这样小的电容上分的电压大,会有隧穿发生。仿真如果有model可以仿出存储的效果,否则只有像你说的现象,是存不住的,只能仿下外围的时序等
发表于 2014-1-2 15:28:51 | 显示全部楼层
回复 7# hszgl


   两个管子的大小不一样(具体比例由管子的隧穿电压值和外加高压确定),小的管子上分的电压大,外加的高压相当于全部由小管子来承受,隧穿只发生在它上面
发表于 2014-1-2 15:39:54 | 显示全部楼层
回复 9# fc不会飞


    了解了,谢谢指点。请问这种用法的电迁移现象是否明显?请指教。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

×

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-29 17:05 , Processed in 0.029297 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表