dft时的时序分析问题

yxy1112 · 发表于 2013-9-30 10:00:56

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

您需要登录才可以下载或查看，没有账号？注册

x

Hi, 大家好，
请教大家一个问题：

在做DC或者STA时，常看到别人的脚本里set_case_analysis 0 test_mode , set_case_analysis 0 scan_eanble,

这样就只分析芯片在正常工作模式下的时序，那芯片在DFT模式下的时序怎么保证呢？？

是要把test_mode设set_case_analysis 为1再分析一次，

还是我们在开始时就不要把这些信号set_case_analysis为0？

谢谢大家了！

bingling512 · 发表于 2013-9-30 17:37:57

DFT模式下的timing一般都会用单独的模式（case设置）覆盖。其实对于at-speed测试，很多路径在function下面应该是可以覆盖的。

snail_1216 · 发表于 2013-10-17 18:53:21

这个应该是有多个模式多工艺角（MMMC）下的分析，最后做到全部时序收敛

chyauchyau · 发表于 2013-10-17 23:37:58

一般會切成好幾個SDC FILE
有normal mode 和 DFT mode的SDC FILE去做STA

[讨论] dft时的时序分析问题

马上注册，结交更多好友，享用更多功能，让你轻松玩转社区。

相关帖子

站长推荐 /3