在线咨询
eetop公众号 创芯大讲堂 创芯人才网
切换到宽版

EETOP 创芯网论坛 (原名:电子顶级开发网)

手机号码,快捷登录

手机号码,快捷登录

找回密码

  登录   注册  

快捷导航
搜帖子
查看: 1738|回复: 1

[转载] 台积电TCAD部门总监 台积电将全面翻新晶圆制程

[复制链接]
发表于 2013-8-8 11:31:16 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

x
台积电正多管齐下打造兼顾效能与功耗的新世代处理器。为优化处理器性能并改善电晶体漏电流问题,台积电除携手矽智财(IP)业者,推进鳍式电晶体(FinFET)制程商用脚步外,亦计划从晶圆导线(Interconnect)和封装技术着手,加速实现三维晶片(3D IC);同时也将提早布局新一代半导体材料,更进一步提升电晶体传输速度。

台积电先进元件科技暨技术型电脑辅助设计(TCAD)部门总监Carlos H. Diaz表示,由于行动处理器须兼具高效能、低功耗价值,且每代产品更迭迅速,因此晶圆厂已不能单纯从制程微缩的角度出发,必须着眼晶圆制程相关的各个环节,方能满足IC设计业者需求。基于此一概念,台积电将同步改良电晶体、导线及封装结构,以提高晶片电晶体密度、传输速度,并降低漏电流。  

台积电先进元件科技暨TCAD部门总监Carlos H. Diaz提到,台积电亦已开始布局10奈米制程,正积极开发相关微影技术。
Diaz指出,台积电将一改过去花2年时间跨入下一个制程世代的规画,2014年发表20奈米(nm)方案后,将提早1年在2015年推出16奈米FinFET,以3D结构增加电晶体密度并减少漏电流情形。该公司正携手安谋国际(arm)、Imagination推动FinFET试产,并加紧研发水浸润式微影双重曝光(Double-patterning)技术,以及极紫外光(EUV)单曝光,期提早跨越量产成本门槛。  

至于晶圆导线和封装结构部分,台积电计划以2.5D/3D IC方案,克服高密度晶片整合、散热和连接功耗等问题。Diaz强调,平面式晶片已逐渐面临效能、功耗改善的瓶颈,晶圆厂须取法3D电晶体概念,利用矽穿孔(TSV)等封装技术革新,达成晶片子系统堆叠设计;同时还须针对晶圆后段导线制程(BEOL)导入新一代低介电常数(Low K)材质,以缩减金属导线互连的RC Delay。  

Diaz也指出,半导体制程加速演进,矽材料的物理极限已近在咫尺,驱动晶圆厂提早展开换料布局,包括三五族(III-V)、镍或锗等材料均是极具发展潜力的替代选项。为巩固晶圆代工市场龙头地位,台积电已在全球各个知名大学、研究机构发起下世代半导体材料研究计划,藉以强化晶圆生产各段的技术能量。
发表于 2013-11-29 08:44:42 | 显示全部楼层
FinFET是大势所趋啊!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

小黑屋| 关于我们| 联系我们| 在线咨询| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2024-3-28 22:20 , Processed in 0.028240 second(s), 9 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表