关于数据异常的返回地址问题

xgdliujie

hello，大家好。
我在跟着原书分析arm9的异常处理时候，对数据异常的lr（返回地址）有点疑问？
大家能帮助分析下为何lr = pc + 8么？
假如是3级流水线架构，数据异常有人说是在下一条指令。如果mem 和wb都在指令执行管道线，
应该是在执行管道线这里。那应该是pc + 4吧？
4级流水线以上，异常是在mem管道线，此时执行管道线是下一条指令的，pc + 8是可以理解的。

不知道分析的对不对？数据异常到底是什么情况触发阿？完全是ram控制器反馈的ram_abort输入
触发吗？
求版主和各路前辈指点下哦。感激不尽。

free-arm

建议阅读ARM Architecture Reference Manual，在A2.6里面列出了每种情况下，R14应该是什么。

hjj1123

学习了。