EE笔试/面试题目最全集合分类--IC设计(附答案！)

semico_ljj

！！！！
集成电路前段设计流程，写出相关的工具。（扬智电子笔试）
先介绍下IC开发流程：
1.）代码输入（design input)
用vhdl或者是verilog语言来完成器件的功能描述，生成hdl代码
语言输入工具：SUMMIT   VISUALHDL
            MENTOR   RENIOR
图形输入:    composer(cadence);
            viewlogic (viewdraw)
2.）电路仿真（circuit simulation)
将vhd代码进行先前逻辑仿真，验证功能描述是否正确
数字电路仿真工具：
    Verolog：  CADENCE     Verolig-XL
               SYNOPSYS    VCS
               MENTOR      Modle-sim
     VHDL :    CADENCE     NC-vhdl
               SYNOPSYS    VSS
               MENTOR      Modle-sim
模拟电路仿真工具：
               ***ANTI HSpice pspice，spectre micro microwave:    eesoft : hp

3.）逻辑综合（synthesis tools)
       逻辑综合工具可以将设计思想vhd代码转化成对应一定工艺手段的门级电路；将初级仿真中所没有考虑的门沿（gates delay）反标到生成的门级网表中,返回电路仿真阶段进行再仿真。最终仿真结果生成的网表称为物理网表。

normalboy

模拟、数字、系统设计、验证方法等等都涉及了！

dellon9960

太好了。tanks

dellon9960

hehehehe

ryanbowen40

面试题目正需要

bluebaby

thanks

ryanbowen40

好资料,马上下载

huh

模拟、数字、系统设计、验证方法等等都涉及了！

Thanks

semico_ljj

尝试ing！

imac

this is a very helpful resource.