有关键合线的，求助

parkerzz1989 · 发表于 2013-7-17 21:08:15

您需要登录才可以下载或查看，没有账号？注册

x

求助各位大牛，我正在仿真参考频率200MHz的PLL中的全差分Charge pump，请问是否需要考虑键合线的影响，如果要考虑，那么该怎样设置仿真参数，谢谢！

semico_ljj · 发表于 2013-7-17 21:20:32

200MHz 还好吧，基本没有什么影响，现在的封装都是小型化了

parkerzz1989 · 发表于 2013-7-17 21:24:38

回复 2# semico_ljj

谢谢！我不弄封装，只是为了用来测试，就用最基本的绑线方法，那么再请问是否要考虑绑线影响呢？

ygchen2 · 发表于 2013-7-17 21:43:50

回复 semico_ljj

谢谢！我不弄封装，只是为了用来测试，就用最基本的绑线方法，那么再请问是否要考虑绑 ...
parkerzz1989 发表于 2013-7-17 21:24

登录/注册后可看大图

大致1nH/mm，自己根据实际情况估算一下看，其影响是否可以忍受，不就知道了。

parkerzz1989 · 发表于 2013-7-18 10:52:44

回复 4# ygchen2

非常感谢，我试了试，全差分的，再加上几十pF的MOS电容电源滤波，影响很小，绑线取3nH

semico_ljj · 发表于 2013-7-18 11:58:48

几百M 电感可以不用考虑，寄生电容可以适当考虑

chenxiaoming · 发表于 2013-7-28 11:08:57

RF ICｄｅｓｉｇｎ

[讨论] 有关键合线的，求助