两个剧牛的数字电路——异步时钟切换和倍频

snowwolf517 · 发表于 2008-1-4 14:52:51

学习一下!

radiantls · 发表于 2008-1-4 17:24:36

but more careful efforts needed to analysis !

jiangwei · 发表于 2008-1-5 11:30:00

不错哈

bage22 · 发表于 2008-1-5 11:36:17

过来长长见识哈！！！

lixuedong8000 · 发表于 2008-1-9 23:22:03

倍频电路是不是都是用延迟产生的？xinlix fpga中的dcm的50%占空比的倍频电路，也是采取这种方法产生的吗？
多加些缓冲器来完成50%所需延时？

zhangbinsniper · 发表于 2008-1-14 09:18:08

不错,很有起发.不过现在倍频都用FPGA自带的PLL

blfa · 发表于 2008-1-15 14:31:37

学习，增长不少见识啊

jasonchen · 发表于 2008-1-15 16:56:01

学习了。。。。

keithzhyh · 发表于 2008-1-16 11:17:11

xiexie !!!!!
好好看看哦！！1

fuckeetop008 · 发表于 2008-1-17 20:24:29

很好的帖子，下载看看。谢谢

[原创] 两个剧牛的数字电路——异步时钟切换和倍频