求助！关于verilog 状态机的嵌套

mqlitong · 发表于 2014-4-4 18:09:49

记得前段时间我编了个状态机嵌套的，是用的finish信号

MapleKing1990 · 发表于 2014-4-7 19:16:17

我是新手，但是我觉得你的设计不好。我觉得既然你要跳到那个代码，那么B应该设为公用状态。两个状态机都该包括，新人看法，不对勿怪。

askmen · 发表于 2014-8-12 15:27:50

这样的设计风格有问题，建议修改架构

american007 · 发表于 2020-6-10 06:59:27

挖个老贴，碰到此问题，状态机如何实现嵌套，楼上说 “修改架构”，如何修改呢？

[求助] 求助！关于verilog 状态机的嵌套